見えない0.5mmピッチのBGA実装不良を見逃さない

近年、実装基板に使用されるICパッケージは、QFPからBGAへと移行し、さらに0.5mm以下の微細ピッチBGAが主流となりつつあります。これにより、実装密度が向上し、基板面積の削減や製品の小型化が実現可能になりました。その一方で、「実装不良の検出が困難になる」という課題も浮かび上がっています。

特に図1に示すBGAパッケージでは、はんだボールが部品の裏面に配置されているため、目視や外観検査（AOI）では外観からの観察は困難になります。X線CT検査では、断面撮影による構造再校正に時間がかかるため、全数検査は困難な状況です。また、インサーキットテスト（ICT）のような物理的プロービングによる検査も、ピッチが狭くなるにつれてピンへのアクセスが難しくなり、測定精度や繰り返し信頼性に課題が残る状況です。

こうした問題に対し、近年注目を集めているのが「JTAGバウンダリスキャンテスト」です。JTAG（Joint Test Action Group）とは、IEEE 1149.1規格で標準化された非接触型の電気検査技術で、IC内部にあらかじめ組み込まれている「バウンダリスキャンセル（テスト回路）」を利用し、TAPポート（TCK、TMS、TDI、TDO）と呼ばれる4本の信号線を用いて、IC間の配線状態やピンの接続状態を論理的に導通していることを確認できます。

JTAGテストの最大の特長は、外部から直接ピンに触れなくてもIC同士の導通や短絡などを検査できる点にあります。テストパターンは、ICメーカーが提供する「BSDLファイル」に基づいて自動的に生成されるため、設計段階でテスト性を考慮しておけば、試作段階から量産、出荷後の診断まで一貫した検査が可能になります。JTAGテストでは、図3のようなBGA部品間の導通確認、メモリ接続チェック、逆実装・型番違いの検出など、多彩な診断が可能です。

特に0.5mm以下のBGAピッチでは、従来のICTでは対応が難しくなっているため、非接触でかつ再現性の高いJTAGテストは、極めて有効な手段といえます。

私たちが提案しているJTAGテストシステムは、部品の配置情報や回路情報をもとに、JTAG対応部品とその接続先を自動的に解析し、最適なテストパターンを生成します。この仕組みにより、検査作業の自動化と省力化が可能となり、量産における検査コストの削減と品質の安定化にもつながります。

また、部品内蔵基板やチップレットのように、基板層の内部にICが埋め込まれているような構造では、そもそも外観検査やプローブ接触ができないため、JTAGテストのような論理的な検査手法が必須となります。JTAGテストの検査装置は、図5の通り非常に小型で持ち運びができます。検査対象の基板のJTAGポートにJTAGコントローラを接続するか、量産ではピン治具を介してJTAGコントローラと接続します。JTAGポートは特殊なものではなく、一般的にマイコンのプログラム書込み用、FPGAのロジック書込み用に使われています。

最近では、自動車業界や医療機器分野において、0.4mmピッチのBGAを搭載した高密度実装基板に対して、JTAGテストを活用した不良解析や簡易治具検査が導入され始めています。また、製品の出荷後に発生した不具合に対しても、JTAGポート経由での遠隔診断を行うことで、現場での障害切り分けが可能となります。

さらに、フライングプローブテスタ、インサーキットテスタ、X線CT検査や環境ストレス試験（HALT 加速環境ストレス試験）と組み合わせた「ハイブリッドテスト」を構築されることも増えてきました。JTAGテストを基盤にしながら、他の検査手法と連携することで、高密度化・高信頼性が求められる電子機器に対して、より深く、より広くテストカバレッジを確保することが可能になります。

今後、さらなる微細ピッチBGAへの移行が進む中で、従来の検査手法だけでは不良を見逃すリスクが高まることは避けられません。非破壊・非接触で導通確認が可能なJTAGバウンダリスキャンテストは、まさに「見えない不良」を発見するための最後の砦となり得るのです。

JTAGテストは、ただの検査手段ではなく、高密度実装時代における製品品質を守るための「テスト戦略」の中心的存在となるでしょう。JTAGテストに関する情報は、「JTAGテストの情報発信メディア JTA Japan」で公開していますのでご覧ください。（https://www.jtag-jp.com/）