リンクをクリックすると検索ページにジャンプします
全国から探す
wafer level chip size package
半導体素子の製造段階であるウェハ上に配線とバンプを形成し、その後個片に分割してCSP化する手法である。実装面積を最小化しつつ高密度化を実現できる。